詳細
UniPHY ベースの DDR3 SDRAM コントローラーをコンパイルする際に、pll_ref_clk から pll_afi_clk/pll_write_clk の間で上記の警告が表示される場合があります。
この警告は、PLL リファレンス・クロック周波数と動作周波数の比が整数でないために発生し、ローンチ時間とラッチのエッジ時間が許容時間値の範囲を超えることを強制しているためです。
解決方法
警告は無視しても問題ありません。この警告を回避するには、これら 2 つの回避策のいずれかを試してください。
回避策 1: pll_ref_clk と PLL 出力クロックの間にタイミングパスがないため、pll_ref_clk と pll_afi_clk/pll_write_clkの間に「set_false_path」制約を追加します。
回避策 2: PLL リファレンス・クロックの周波数を変更して、PLL リファレンス・クロック周波数と動作周波数の比を整数にします。