記事 ID: 000080169 コンテンツタイプ: エラーメッセージ 最終改訂日: 2013/10/22

エラー: オペランド 0 は FPSCR でなければなりません --'vmsr fpexc, r0'

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    SoC エンベデッド・デザイン・スイートの問題により、ARM* DS-5* Altera Edition のコンパイル中に VMSR fpexc, r0 が .s アセンブリー・コードで使用されている際に、このエラーが表示されることがあります。

    解決方法

    この問題を回避するには、最新の Mentor Sourcery CodeBench Lite パッケージを www.Mentor.com からダウンロードし、<Quartus II インストール>embedded/host_tools/mentor/gnu/arm/baremetal 内の gcc コンパイラーを更新します。

    この問題は、SoC エンベデッド・デザイン・スイートのリリース 15.1 から修正されています。

    関連製品

    本記事の適用対象: 5 製品

    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SX SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。