記事 ID: 000079854 コンテンツタイプ: エラーメッセージ 最終改訂日: 2014/11/23

警告:「lpm_add_sub_component」のエンティティのインスタンス化上のポート「datab」は、幅 32 の信号に接続されています。モジュール内の信号の正式な幅は 16 です。 余分なビットは無視されます。

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • DSP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    NCO II インテル® FPGA IPのシミュレーション・モデルを作成すると、この警告が複数回表示されます。また、次の警告メッセージが表示される場合があります。

    警告: nco_altera_nco_ii_140_riojqbq.v(91) での Verilog HDL または VHDL 警告: オブジェクト「select_s」には値が割り当てられますが、読み取りは行わない

    解決方法

    これらの警告は無視しても安全です。シミュレーションの問題は発生しません。合成モデルには影響しません。

    関連製品

    本記事の適用対象: 18 製品

    Cyclone® V SX SoC FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V GT FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    インテル® Arria® 10 GT FPGA
    Arria® V GT FPGA
    インテル® Arria® 10 GX FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Stratix® V GS FPGA
    インテル® Arria® 10 SX SoC FPGA
    Cyclone® V SE SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。