記事 ID: 000079826 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

Stratix III DDR2 UniPHY 11.1 デザインでmem_dmピンに制約がないのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細 Stratix® III DDR2 UniPHY は DQ ピンと DM ピンにマクロタイミングモデルを使用するため、これらのピンに出力遅延制約は不要です。これらのピンは制約を受けていないため、SDC ファイルでこれらの出力へのパスをカットする必要があります。Megawizard は、DQ ピンの SDC にカットパスの割り当てを自動的に追加しますが、制約のないパスメッセージにつながる DM ピンには追加しません。 
    解決方法 DM ピンが拘束されていないように表示したくない場合は、DQ ピンと同じように SDC ファイルにカットパスを追加できます。この設定を行うかどうかにかかわらず、実際のデザインの実装には影響がありません。

    関連製品

    本記事の適用対象: 1 製品

    Stratix® III FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。