記事 ID: 000079785 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

#Mentor Graphics ModelSim-Alteraを使用したシミュレーション中のデザイン読み込み中に致命的なエラーが発生

環境

    インテル® Quartus® II サブスクリプション・エディション
    シミュレーション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

シミュレーションを試みると、Mentor Graphics ModelSim-Altera を使用します。 ソフトウェア、低レイテンシー PHY メガファンクションを含む VHDL デザイン 10 Gbps データパスの場合、シミュレーションは次のようなエラーで失敗します。 以下を参照してください。

# ** Fatal: Error occurred in protected context. # Time: 0 ps Iteration: 0 Instance: /test_tst/test_inst/test_inst/// File: nofile # FATAL ERROR while loading design # Error loading design

関連製品

本記事の適用対象: 1 製品

Stratix® V FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。