記事 ID: 000079649 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Arria V、Cyclone V、またはStratix V デバイス・トランシーバー・ツールキット TCL スクリプトが正常に動作しないのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

トランシーバー・リコンフィグレーション・コントローラー IP が QSYS メモリー・マップ・アドレス・0x0800に配置されていない場合、Arria® V、Cyclone® V、またはStratix® V デバイス・トランシーバー・ツールキット TCL スクリプトが正しく動作しない場合があります。

トランシーバー・ツールキットのコントロール・パネルで使用される一部の TCL スクリプトは、リコンフィグレーション・コントローラー IP のハードコード化されたメモリー・マップド・アドレス0x0800を参照しています。リコンフィグレーション・コントローラー IP が QSYS プロジェクトの0x0800アドレスに配置されていない場合、TCL スクリプトが正しく動作しない可能性があります。

解決方法

この問題を回避するには、トランシーバー・ツールキットのデザイン QSYS システムを開き、トランシーバー・リコンフィグレーション・コントローラー IP をアドレス0x0800に配置します。

トランシーバー・リコンフィグレーション・コントローラー IP を QSYS アドレス0x0800に配置した後で、Quartus® II プロジェクトを再コンパイルする必要があります。

関連製品

本記事の適用対象: 16 製品

Cyclone® V SX SoC FPGA
Stratix® V FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V FPGA & SoC FPGA
Arria® V GT FPGA
Cyclone® V FPGA & SoC FPGA
Cyclone® V SE SoC FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。