詳細
フェーズロック・ループ (PLL) の立ち上がりエッジ (アサーション) がピンに設定されている 場合、すべての PLL カウンターがクリアされ、VCO が公称センター周波数に設定されます。 PLL の正しい動作を保証するために、内部リセットのタイミングを制御するために、入力クロックから PLL (refclk) まで動作するステートマシンがあります。
ステートマシンは、 アレセットの立ち下がりエッジから PLL をリセット解除するプロセスを開始します。 このプロセスを完了するには、1,024 回の refclk サイクルが必要です。 これらの 1,024 refclk サイクルの間、アレセットの立ち上がりエッジは無視され、PLL はリセット状態に保持されません。
解決方法
1,024 refclk サイクル以内に再アサートしないでください。