記事 ID: 000079245 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/10/04

afi_reset_export_nポートは何に使用されますか?

環境

    インテル® Quartus® II サブスクリプション・エディション
    UniPHY インテル® FPGA IP 搭載 DDR3 SDRAM コントローラー
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

afi_reset_export_nポートは何に使用されますか?

解決方法

Quartus® II ソフトウェア・バージョン 13.0 以降、PLL 共有が有効になっていない場合、または PLL 共有がマスターに設定されている場合、UniPHY IP を搭載したメモリー・コントローラーは追加のポートafi_reset_export_nを生成します。

このポートは afi_reset_n ポートの複製であり、PLL 共有スレーブ・コントローラの afi_reset_n ポートに接続できます。PLL が共有されていない場合は、afi_reset_export_n ポートをフローティング状態のままにしておくことができます。afi_reset_n出力ポートは、ユーザー ロジックへの接続に引き続き使用する必要があります。

このポートの使用例については、UniPHY IP で生成されたデザイン例を参照してください。

関連製品

本記事の適用対象: 20 製品

Cyclone® V SX SoC FPGA
Stratix® III FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA
Stratix® V E FPGA
Stratix® V GS FPGA
Cyclone® V GT FPGA
Arria® V GT FPGA
Arria® V GZ FPGA
Cyclone® V E FPGA
Cyclone® V GX FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA
Arria® II GZ FPGA
Arria® V GX FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。