クリティカルな問題
この問題は DDR2、DDR3、および LPDDR2 製品に影響します。
Cyclone V SoC 上で ARM プロセッサーを使用するハード・メモリー・インターフェイスの場合 デバイスの場合、Time Failures で DDR を報告すると、誤ったタイミングエラーが報告される場合があります。 ポストアンブル・タイミング解析または DQS におけるタイミング・エラーの報告 対 CK タイミング解析は無視できます。
この問題は、ハード・メモリー・インターフェイスまたはソフト・メモリー・インターフェイスには適用されません。 をFPGAで確認します。
この問題の回避策は、報告されたタイミングを無視することです。 失敗。
この問題は今後のリリースで修正される予定です。