詳細
各デバイスのハンドブックには、1 台あたり許容できる DQ / DQS グループの最大数に関する情報が記載されています。 ハンドブックでは、使用しているメモリー・テクノロジーの種類に応じ、DQ / DQS グループ当たりの最大データピン数も確認できます。 このデータにより、FPGAの片側に設定できるインターフェイスの最大サイズを確認できます。
FPGAの複数の側面にデータピンがあるハイブリッド・インターフェイスを実装する場合は、DLL が接続できるピンを特定し、それに応じて計算を変更します。
例えば、Stratix® IV では、ハンドブックの 「external Memory Interfaces in Stratix IV Devices (PDF)」、 表 7-7 (36 ページ) には、DLL1 が隣接するすべてのバンクに接続できると記載されています (つまり、バンク 1A、1B、1C、2A、2B、2C、7A、7B、7C および 、8A、8B、8C)。
外部メモリー PHY インターフェイスメガファンクション・ユーザーガイド (Altmemphy) (PDF)は、すべてのメモリー・コントローラーでサポートされているメモリー・インターフェイスの最大データ幅に関する情報も提供します (最大データ幅は 288 ビットです)。