記事 ID: 000079111 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/28

インテル® Quartus® II ソフトウェアがデザインの PLL を取り込むのを阻止する方法は?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® II ソフトウェアの PLL を無効にするには、.qsf ファイルに次のアサインメントを追加します。

set_global_assignment -name AUTO_MERGE_PLLS OFF

この設定には、[設定] -> [Fitter Settings] -> [その他のフィッター設定] をクリックして [課題] メニューからもアクセスできます。

関連製品

本記事の適用対象: 15 製品

Stratix® V FPGA
Stratix® IV FPGA
Stratix® III FPGA
Stratix® II FPGA
Stratix® FPGAs
インテル® MAX® 10 FPGA
Cyclone® V FPGA & SoC FPGA
Cyclone® IV FPGA
Cyclone® III FPGA
Cyclone® II FPGA
インテル® Cyclone® FPGA
インテル® Arria® 10 FPGA & SoC FPGA
Arria® V FPGA & SoC FPGA
Arria® II FPGA
Arria® GX FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。