記事 ID: 000079077 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

電源管理シーケンス中に PCIe IP コアがロックアップする理由

環境

  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    システム・ソフトウェアが電源管理イベントを生成すると、PCIe コアが電源管理シーケンスに正しく応答しない場合があります。 その結果、システムがロックアップまたはブルースクリーンが発生する可能性があります。

    この問題を回避するには、test_in [7] を高くハードワイヤーする必要があります。

    この問題は、Quartus® II ソフトウェア v10.0SP1 以前のバージョンに存在します。

    v10.1 では、Avalon-ST インターフェイスでこの問題が解決しました。ただし、SOPC Builder (Avalon-MM) からコアを作成した場合、この問題を回避するにはtest_in[7]=1 を手動で設定する必要があります。この問題は今後のリリースで修正される予定です。

    関連記事

    関連製品

    本記事の適用対象: 4 製品

    Cyclone® IV GX FPGA
    Arria® II GX FPGA
    Stratix® IV GX FPGA
    Stratix® IV GT FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。