PCI Express* 向けStratix® V ハード IP®は、デフォルトでプリセット 7 またはプリセット 8 を使用して Gen 3 データを送信するようリンクパートナーに要求します。 チャネル特性に応じて、ハード IP リクエスト・プリセット用プリセット 9 を使用し、按行の利得ピーク周波数に対する全帯域幅を使用すると、ハード IP レシーバーのアイマージンが向上する場合があります。
回避策を実装するには、以下の手順に従ってください。
a) ハード IP RTL を変更して、リンクパートナーに Gen3 プリセット 9 による送信を要求するには、以下の手順に従ってください。
1. 生成されたファイルを編集します。 altpcie_sv_hip_ast_hwtcl.v 次にあるファイル \top\synthesis\submodule\
2. 次の行を次から変更します。
localparam [17:0]gen3_coeff_1 = ( hwtcl_override_g3rxcoef==1 )?gen3_coeff_1_hwtcl [17:0] 18\'h7;
localparam [17:0]gen3_coeff_2 = ( hwtcl_override_g3rxcoef==1 )?gen3_coeff_2_hwtcl [17:0] 18\'h8;
localparam [17:0]gen3_coeff_3 = ( hwtcl_override_g3rxcoef==1 )?gen3_coeff_3_hwtcl [17:0] 18\'h7;
localparam [17:0]gen3_coeff_4 = ( hwtcl_override_g3rxcoef==1 )?gen3_coeff_4_hwtcl [17:0] 18\'h8;
宛先
localparam [17:0]gen3_coeff_1 = ( hwtcl_override_g3rxcoef==1 )?gen3_coeff_1_hwtcl [17:0] 18\'h9;
localparam [17:0]gen3_coeff_2 = ( hwtcl_override_g3rxcoef==1 )?gen3_coeff_2_hwtcl [17:0] 18\'h9;
localparam [17:0]gen3_coeff_3 = ( hwtcl_override_g3rxcoef==1 )?gen3_coeff_3_hwtcl [17:0] 18\'h9;
localparam [17:0]gen3_coeff_4 = ( hwtcl_override_g3rxcoef==1 )?gen3_coeff_4_hwtcl [17:0] 18\'h9;
b) この変更を加えて、対象とする PCIe IP の各トランシーバー・ピンに以下の課題を追加してください。
set_instance_assignment -name XCVR_RX_EQ_BW_SEL BW_FULL_12P5 to