記事 ID: 000078937 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

SOPC Builder を使用して生成されたStratix V デザインのシミュレーションに失敗する

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • イーサネット
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    SOPC Builder を使用して生成するとシミュレーションに失敗する Stratixを対象としたデザイン向け Verilog HDL または VHDL シミュレーション・モデル V デバイス。

    この問題は、すべてのトリプルスピード・イーサネット・デザインに影響を与えます。 V デバイスStratix。

    解決方法

    回避策はありません。

    この問題は今後のトリプルスピードで修正される予定です。 イーサネット MegaCore ファンクション

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。