記事 ID: 000078866 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

IV GX デバイスでreconfig_reset信号がインサーティブされるたびにオフセットキャンセルCycloneトリガーされるのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェア・バージョン 10.0 およびバージョン 10.1 の問題により、レシーバー・オフセットのキャンセル処理中に予期しない動作が生じることがあります。

1. オフセットキャンセルは、IV GX デバイスでreconfig_reset信号がCyclone®するたびにトリガーされます。この動作は、シミュレーションでもハードウェアでも確認できます。オフセット・キャンセルは、シミュレーションで 16 クロックサイクル、またはハードウェアで数千クロックサイクルで、使用中の信号が高い状態で表明されることによって示されます。


2. この問題はシミュレーションでのみ発生します。 パワーアップ時にreconfig_resetが高い状態で、使用中の信号が高い状態で表明されます。パワーアップ時にreconfig_resetが高い状態で表明されている場合。オフセットキャンセルは、reconfig_resetがディ表明されるまで保留されます。したがって、reconfig_resetデアサート低くなるまで、使用中の信号は実際には低くなります。

オフセットキャンセルの正しい動作は次のとおりです。

1. オフセットキャンセルが行われた後にreconfig_resetが表明された場合、1 回限りのパワーアップイベントであるため、オフセットキャンセルを再度実行しないでください。

2. パワーアップ中にオフセットキャンセルが完了する前にreconfig_resetが主張されている場合、reconfig_resetがディアサーターされるまでオフセットキャンセルを保留する必要があります。電源を入れた後で初めてreconfig_resetがディサートされると、オフセットキャンセルが再度実行されます。

3. 電源を入れた際にreconfig_resetが表明されている場合。オフセットキャンセルは、reconfig_resetがディサートされるまで保留する必要があります。電源を入れreconfig_resetがディサートされると、混雑した信号を低くする必要があります。

Quartus® II ソフトウェア・バージョン 10.0 SP1 および 10.1 でこの問題を解決するためのパッチが利用可能です。以下のリンクから適切なパッチをダウンロードしてインストールします。:

関連製品

本記事の適用対象: 1 製品

Cyclone® IV GX FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。