記事 ID: 000078841 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

PCI Express* 向けAltera ハード IP をシミュレートする際にこのメッセージが表示される理由: # FATAL: <sim time=""> 現在のリンク速度はサポートされていませんか?</sim>

環境

    インテル® Quartus® II サブスクリプション・エディション
    シミュレーション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

このメッセージは、PCI® Express ハード IP コアのAvalon®-ST バージョンを使用して独自の Qsys プロジェクトを作成し、Altera®サンプル・アプリケーション (Alteraが作成したサンプルデザインに「APPS」) を含まない場合に表示されます。 pld_core_ready ハード IP のインスタンス化に関するシグナル。

メッセージの全セットは次のようになります。
# 致命的: Current Link Speed はサポートされていません
# FAILURE: 致命的なエラーが発生したため、シミュレーションが停止しました。

解決方法

ドライブ pld_core_ready 1\'b1 へのハード IP コアのインスタンス化に関するシグナル。

関連製品

本記事の適用対象: 17 製品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
インテル® Arria® 10 GT FPGA
Arria® V GT FPGA
インテル® Arria® 10 GX FPGA
Cyclone® V E FPGA
インテル® Arria® 10 SX SoC FPGA
Cyclone® V SE SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。