はい。Altera®は、インテル® Quartus® II ソフトウェア・バージョン 7.1 以前でコンパイルされたデザインで、特定のコンフィグレーションでCyclone® III EP3C25 デバイスの M9K メモリーブロックを使用する際に読み取りの問題を特定しました。この場合、メモリーの読み出しで不正なデータが生成される可能性があります。デバイスレベルでは、この問題は True デュアルポートモードでのみ発生します。デュアルクロック (ポート A およびポート B 向け)、デュアルクロックイネーブル、デザイン内の VCC に 1 つのクロックイネーブル信号を接続し、特定のレジスターパッキングを備えています。Quartus® II ソフトウェアのメモリーパッキングの最適化により、シングルポート・モードまたは ROM モードなど、サポートされているメモリーモードとして見えるメモリーブロックは、実際には True Dual-Port モードの M9K メモリーブロックを使用することがあります。
この問題は、クロック・イネーブル信号の不正な配線が原因で発生します。
デザイン内のメモリーにクロックイネーブルを使用しない場合は、この問題を回避できます。例えば、RAM MegaWizard® プラグイン・マネージャーを使用する場合、デザイン内の任意のメモリーについて[各クロック信号に対して 1 つのクロック・イネーブルを作成]オプションをチェックしないでください。
この問題は、Quartus® II ソフトウェア・バージョン 7.1 SP1 から修正されています。
Quartus® II バージョン 7.1 では、利用可能なパッチがあります。 mySupport を使用してパッチ 0.13 をリクエストしてください。