記事 ID: 000078686 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

DDR3 Avalonインターフェイス信号の幅が「local_rdata_error」4 ビットであるのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    DDR3 UniPHY IP コントローラーを生成する際に、[Enable Error Detection and Correction Logic (エラー検出および訂正ロジックを有効にする)] オプションをオンにすると、4 ビットのエラー出力信号local_rdata_error [3:0] が 11.1SP2 以前の IP バージョンで生成されます。すべての 4 ビットが同じように動作し、local_rdata_error信号の o nly ビット 0 を監視する必要があります。その他の 3 ビットは無視できます。

    解決方法

    この問題は、Quartus® II ソフトウェアと IP の今後のリリースで修正される予定です。

    関連製品

    本記事の適用対象: 1 製品

    Stratix® IV GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。