記事 ID: 000078668 コンテンツタイプ: トラブルシューティング 最終改訂日: 2015/05/27

インターフェイスにはリセットが関連付けられている必要があります

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • リセット
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    PCI Express* のハード IP に関する問題により、プラットフォーム・デザイナーのメッセージウィンドウにこの警告が複数回表示される可能性があります。

    解決方法

    これらの警告は無視しても問題ありません。

    関連製品

    本記事の適用対象: 17 製品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    インテル® Arria® 10 GT FPGA
    Arria® V GT FPGA
    インテル® Arria® 10 GX FPGA
    Stratix® V E FPGA
    インテル® Arria® 10 SX SoC FPGA
    Cyclone® V SE SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。