クリティカルな問題
詳細
ALTLVDS_RXメガファンクションまたはALTLVDS_TXメガファンクションを配置する場合 Cyclone V デバイスの左端または右側のエッジ、コンパイル 以下のようなエラーでエラーが発生する可能性があります。
Error (175020): Illegal constraint of pin to the region
(89, 4) to (89, 16): no valid locations in region
このエラーは、デフォルトで ALTLVDS の PLL が メガファンクションは LVDS 補正モードでインスタンス化されます。LVDS 補正 モードは、Cyclone V デバイスの左右のエッジではサポートされていません。
解決方法
このエラーを回避するには、次のいずれかの手順を実行します。
- ALTLVDS_RXメガファンクションを生成したい場合、または 外部 PLL の使用が オフになっているALTLVDS_TXメガファンクション:
ALTLVDS_RXメガファンクションの場合、次の Quartus を追加します。 プロジェクトの Quartus 設定ファイル(.qsf)への II 割り当て:
set_instance_assignment -name PLL_COMPENSATION_MODE DIRECT
-to |ALTLVDS_RX_component|auto_generated|pll_sclk
ALTLVDS_TXメガファンクションの場合、次の Quartus を追加します。 プロジェクトへの II 割り当て.qsf:
set_instance_assignment -name PLL_COMPENSATION_MODE DIRECT
-to |ALTLVDS_TX_component|auto_generated|pll_fclk
- ALTLVDS_RXメガファンクションまたはALTLVDS_TXメガファンクションを生成する場合 外部 PLLの使用をオンにして、 つまり、Altera_PLL メガファンクションを設定すると、 ダイレクトモード :
注: 上記の回避策のいずれかを実行した後で、 コンパイル: Quartus® II ソフトウェアは同様の警告を生成する可能性があります を以下に示します。
Critical Warning (11141): PLL "my_pll:my_pll_inst|my_pll_0002:my_pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL"
drives a non-DPA LVDS interface, but the PLL is not in LVDS compensation
mode.
次の場合は、この警告は無視しても問題ありません。
- ALTLVDS メガファンクションを左側に配置します。 Cyclone V デバイスのエッジまたは右エッジ
- PLL の 動作モード が ダイレクトに設定されています。