記事 ID: 000078532 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/27

Altera_PLL メガファンクションの PLL 補償ターゲットを設定するにはどうすればよいですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

PLL に補償クロックが指定されていない場合、Quartus® II フィッターレポートに次の警告が表示されます。

 

警告 (177007): PLL は指定を補償する PLL クロックがありません。フィッターはすべての PLL クロックの補償を試みます

情報 (177008): altera_pll:altera_pll_i|general[0].jpl~FRACTIONAL_PLL

解決方法

補償クロックターゲット (ALTPLL メガファンクション GUI で直接実行可能) を指定する方法は、「MATCH PLL Compensation Clock」アサインメントを行います。 PLL クロックノードをアサインメント・エディターに保存するには、PLL クロックノードの構文を特定する必要があります。 ノードファインダーのコンパイル後フィルターで*outclk_wire*をフィルターします。

例えば：

例:inst|example_0002:example_inst|altera_pll:altera_pll_i|outclk_wire[0]

outclk_wire[0] は、Altera_PLL インスタンスの C0 に対応します。

関連記事

関連製品

本記事の適用対象: 15 製品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。