記事 ID: 000078501 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/08/13

Cyclone® III および Cyclone® IV デバイスシリーズの差動 SSTL および HSTL 入力は、リファレンスに VREF 入力を必要としますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

はい、入力としてこれらの I/O 規格を使用するには、VREF 入力も必要です。これは、Cyclone® III および Cyclone® IV デバイスシリーズでは、これらの差動入力は 2 つのシングルエンド HSTL および SSTL 入力として処理され、そのうちの 1 つだけがデコードされるためです。そのため、信号状態を定義するには VREF が必要です。

解決方法

N/a

関連記事

関連製品

本記事の適用対象: 4 製品

Cyclone® IV GX FPGA
Cyclone® IV E FPGA
Cyclone® III LS FPGA
Cyclone® III FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。