記事 ID: 000078413 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

RTL シミュレーションの最小位相シフトステップがボードレベル測定と異なるのはなぜですか?

環境

  • PLL 数
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    ALTPLL Megawizard™ で不正な位相シフトステップ解像度値を使用している場合、RTL シミュレーションと実際のボードの最小位相シフトステップは異なります。このオプションは、[ダイナミックフェーズ構成] オプションボックスで [フェーズシフトステップの解像度編集を有効にする] をオンにした場合にのみ使用できます。位相シフト・ステップ解像度が実際の最小位相シフト・ステップ仕様より低い場合、Quartus® II ソフトウェアは RTL シミュレーション用に不正なデータを生成します。

    最小位相シフトステップ解像度は、計算により決定できます。参照してください。フェーズロック・ループ (ALTPLL) メガファンクション・ユーザーガイド (PDF)の章のダイナミック・フェーズ・リコンフィグレーションを参照してください。このユーザーガイドから、最上級のフェーズシフト・ステップは PLL の VCO 周波数の 1/8 です。

    現在のデバイスの最小位相シフトステップがわからない場合で、Quartus® II ソフトウェアで最小位相シフト・ステップを自動的に決定したい場合は、ダイナミック・フェーズ・コンフィグレーション・オプション・ボックスの[位相シフトステップ解像度編集を有効にする] のチェックマークを外してください。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。