Quartus® II ソフトウェア・バージョン11.1SP2 で UniPHY ベースのコントローラーをコンパイルすると、この警告メッセージが表示される場合があります。
Stratix® V デバイスでは、特定の PLL 出力カウンターのみがスキューに一致しており、その他の出力カウンターは最大 250 ~ 300ps のスキューを持つ場合があります。この警告メッセージは、PHY クロックが高スキューのカウンターに配置されているために発生します。現在、PHY クロックを駆動する PLL カウンターが低スキュー位置に配置されていることを確認するメカニズムはありません。
11.1SP2 以前のインテル® Quartus® II ソフトウェア・バージョンでは警告メッセージが表示されません。また、カウンター間のこのスキューは Time Uncertaint によって捉えられません。Time Columbus では考慮されていない最大 300ps のクロック不確定性を持つ可能性があります。
この問題は、PHY クロック駆動型フリップフロップと別のクロックによるフリップフロップ間の転送に影響します。
主な懸念事項は
- コアから周辺への転送 (GCLK-PHYCLK)
- 任意のハーフレートからフルレートへの転送 (PHYCLK-PHYCLK)
各 PLL では、低スキューカウンターは 1st 4 と最後の 4 つのカウンターです。カウンター 0-3 と 14-17 は、0 と 14-17 が一緒に一致します。つまり、カウンター 0 と 5 は大きな相対的スキューを持っています。do カウンター 0 と 16 が 0 と 2 では、15 と 16 は一致しません。
回避策は、QSF に以下を追加することです。
N PLL出力信号>を<>PLL カウンター位置set_location_assignment 例: set_location_assignment PLLOUTPUTCOUNTER_X210_Y129_N1 -to {Hierarachy_Path}:p ll0|in_phyclk[2]
違反している PLL カウンターのすべての位置をロケーション [0-3] または [14-17] に設定します (ただし、2 つを混在させません(つまり 2 と 15 ではありません)。;C エラー・メッセージと、 2000 の位置から推論できます。t彼のカウンター番号は常に連続しています。つまり、PLLOUTPUTCOUNTER_X210_Y129_N1が counter 0 で、PLLOUTPUTCOUNTER_X210_Y125_N1がカウンター 4 の場合、カウンター 1、2、3 はそれぞれ Y128、127、126 になります。