記事 ID: 000078279 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

トランシーバー・ベースのデバイスの REFCLK 入力ピンのオンチップ・ビアシング・ネットワークAltera、デバイス・コンフィグレーションの前または実行中に有効になっていますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

いいえ、REFCLK 入力ピンのオンチップ・ビアシング・ネットワークは、Stratix® II GX、Stratix IV GX、Arria® GX デバイスなどのAltera®・トランシーバー・ベースの製品のデバイス・コンフィグレーションの前と実行中に無効化されます。

 

REFCLK が AC 結合されている場合、信号が絶対 Vmin 仕様の 2 倍以上の大きさの場合、REFCLK 入力の絶対 Vmin を超える可能性があります。これは避けるべきです。例えば、デバイスの絶対 Vmin が -300mV の場合、信号ドライバーの差動電圧は 600mV を超えないものとします。

 

このシナリオを回避するため、Alteraは次の 3 つのオプションのいずれかを推奨します。

 

  • 差動出力電圧が絶対 Vmin 制限の 2 倍の大きさを超えないクロックドライバーを選択します。
  • クロックドライバーの差動出力電圧が絶対 Vmin 制限の 2 倍を超える場合は信号を伝達します。
  • FPGAが設定されるまで、クロックドライバーを無効にします。

関連製品

本記事の適用対象: 5 製品

Arria® GX FPGA
Arria® II FPGA
Stratix® II GX FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。