記事 ID: 000078208 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

PCI Express エンドポイントが有効になっている BAR のロケーションでメモリーの読み書きに失敗する原因

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

PCI Express® デバイス識別クラスのコードレジスターが 0 に設定されている場合、メモリーの読み取りおよび書き込みトランザクションが失敗する場合があります。

クラスコード定義が終了する前に構築されたデバイス用にクラスコード 0 が予約されています (PCI™ 2.0 以前)。したがって、これは PCI Express では無効なデバイスクラスです。

解決方法

PCI-SIG® PCI コードおよび ID アサインメント仕様から有効なデバイス・クラス・コードを取得できます。

 

関連記事

関連製品

本記事の適用対象: 19 製品

Arria® II GZ FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Stratix® IV GT FPGA
Arria® GX FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Stratix® II GX FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。