記事 ID: 000078151 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Arria 10 デバイスにおける Ping Pong PHY によるタイミング違反の可能性

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    この問題は Ping を使用している DDR3 および DDR4 インターフェイスに影響を与えます。 Arria 10 デバイスの Pong PHY 機能。

    セカンダリー・ハードからの転送に対するセットアップ・タイミング違反 コアロジックへのメモリー・コントローラーは 、インスタンス化を使用するインターフェイスで生じる場合があります メモリーで Ping-Pong PHY オプションを共有する 2 つのコントローラー クロック周波数が 1067MHz より高速。

    解決方法

    この問題の回避策は、低速メモリーを指定することです。 クロック周波数。

    この問題はバージョン 15.1 で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。