記事 ID: 000078101 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

送信中に PCI Express バスがハングアップする原因は何ですか?

環境

  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    サポートされているシステムレベルの最大ペイロードサイズより大きいペイロードサイズの TLP を送信すると、リンクは動作しません。

    最大ペイロードサイズを使用して TLP の資格を得る必要があります。 tl_cfg_ctl 住所 0、 cfg_dev_ctrl[7:5]それ以外の場合、不正なパケットサイズによりリンクが動作しません。

    SignalTap® 多くのストランプションとデストランプションによるキャプチャー tx_st_ready TLP 当たり、EOP なしは、このエラーの症状です。

    解決方法 ハードウェアとソフトウェアの両方が PCI Express® 仕様に準拠していることを確認して、TLP を最大ペイロード・サイズまたは最大リード・リクエスト・サイズまでしか送信しないようにしてください。

    関連製品

    本記事の適用対象: 19 製品

    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    インテル® Arria® 10 GT FPGA
    Cyclone® V SE SoC FPGA
    Arria® V GT FPGA
    Stratix® IV GX FPGA
    Arria® II GZ FPGA
    Arria® II GX FPGA
    インテル® Arria® 10 GX FPGA
    インテル® Arria® 10 SX SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Stratix® V GS FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。