記事 ID: 000078016 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/06/29

ATX PLL は、Stratix® V GX および Arria® V GZ デバイスの高帯域幅設定をサポートしていますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

はい。ATX PLL は、M カウンターを掛けた L カウンターが 50 以下の場合、Stratix® V GX および Arria® V GZ デバイスの高帯域幅設定をサポートします。

上記に違反すると、Quartus® II アセンブラー・ステージで内部エラーが発生する可能性があります。

解決方法

Stratix® V GX のドキュメントの今後のバージョンでは、この制限について詳しく説明しています。

関連製品

本記事の適用対象: 2 製品

Arria® V GZ FPGA
Stratix® V FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。