記事 ID: 000077960 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

インテル® Quartus® II ソフトウェア・バージョン 12.0 で Stratix V GX カスタム PHY または Low Latency PHY を使用している場合、ATX PLL REFCLK 切り替えがシミュレーションで機能しないのはなぜですか?

環境

  • PLL 数
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    シミュレーション・モデルのバグにより、インテル® Quartus® II ソフトウェア・バージョン 12.0 で Stratix® V GX カスタム PHY または Low Latency PHY を使用している場合、ATX PLL REFCLK スイッチングは機能しません。

    解決方法

    この問題を回避するには、PHY MegaWizard™の CMU PLL を一時的に選択して REFCLK 切り替えをシミュレートすることができます。

    この問題は、今後のインテル® Quartus® ソフトウェアのバージョンで修正される予定です。

    関連製品

    本記事の適用対象: 2 製品

    Stratix® V GX FPGA
    Stratix® V FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。