エラー (11574): ATX PLL ノード <atx name="" node="" pll=""> の出力周波数を使用します。 <configured data="" rate=""> 対象となるスピードグレードで最大周波数 13200.0MHz を超える MHz <device grade="" speed=""> トランシーバー・バンクのボトム ATX PLL 用</device></configured></atx>

PMA スピードグレード -1 のデバイスでトランシーバー・チャネルが 13.2Gbps を超えるデータレートに設定されている場合、上記のエラー Stratix®発生する可能性があります。

これは、Quartus® II ソフトウェアがデフォルトでトランシーバー・バンクのボトム ATX PLL を使用しているためです。ボトム ATX PLL でサポートされる ATX PLL の最大データレートは、-1 PMA スピードグレード Stratix® V デバイスで 13.2Gbps です。

この問題を回避するには、ATX PLL をトランシーバー・バンクの最上部に手動で配置します。QSF 制約の例を以下に示します。

set_location_assignment LCPLL_X0_Y24_N57 -to "llp0:inst|altera_xcvr_low_latency_phy:llp0_inst|sv_xcvr_low_latency_phy_nr:sv_xcvr_low_latency_phy_nr_inst
|sv_xcvr_10g_custom_native:sv_xcvr_10g_custom_native_inst|sv_xcvr_plls:sv_xcvr_native_insts0]。
gen_bonded_group_plls.gen_tx_plls.tx_plls|pll[0].pll.atx_pll.tx_pll"

Quartus® II チッププランナーから、ATX PLL の上部と下部の座標を確認できます。

この問題は、Quartus® II バージョン 15.1 ソフトウェアで修正されます。