記事 ID: 000077846 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

altera.com の SerialLite II デザイン例は VHDL をサポートしていますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 SerialLite II IP コア・オン・altera.com(http://www.altera.com/support/examples/interfaces-peripherals/exm-seriallite-stratix-v.html)のデザイン例は、verilog シミュレーションでのみサポートされています。VHDL のデザイン例をシミュレートすると、問題が発生する可能性があります。
解決方法

回避策はありません。altera.com 上の既存の Verilog HDL デザイン例を参照して、独自の VHDL シミュレーションを作成する必要があります。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。