記事 ID: 000077830 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/10/30

Cyclone® V E FPGA 開発キット・ユーザーガイド: 既知の問題

環境

  • インテル® Quartus® II ソフトウェア
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    問題173063: バージョン 1.1

    図 4~1。スイッチの位置とデフォルト設定、SW1 のすべてのボードラベルはFPGA_MSEL0 です。

    FPGA_MSEL0、FPGA_MSEL1、FPGA_MSEL2 および FPGA_MSEL4 を上から下にする必要があります。

    解決方法

    この問題は、ユーザーガイドのバージョン 1.2 で修正されています。

    関連製品

    本記事の適用対象: 3 製品

    Cyclone® V FPGA & SoC FPGA
    Cyclone® V E FPGA
    Cyclone® V E FPGA 開発キット

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。