記事 ID: 000077697 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

50G Interlaken IP コアtx_lanes_aligned信号がArria 10 デバイスで予期せず Deassert する可能性がある

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

50G Interlaken IP コアがArria 10 デバイス上に設定されている場合、次の可能性があります。 tx_lanes_aligned 予期せずに信号を取り外します。この問題は次の原因で発生します。 デフォルトでは、IP コアはパスに十分なバッファリングを提供しないためです。 TX ユーザー・データ転送インターフェイスからトランシーバーまで。

解決方法

この問題を回避するには、RTL の値を設定します。 BYPASS_LOOSEFIFO パラメーターを 0 の値に設定します。次のいずれかの方法で編集できます。 ilk_core_50g_150/synth/ilk_core_50g.sv ファイルまたは 0 の値を指定します。 IP コアをインスタンス化するときにこのパラメーターを使用します。

この問題は、50G Interlaken IP コアのバージョン 15.1 で修正されています。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。