記事 ID: 000077624 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/28

Interlaken MegaCore ファンクション 12 / 20 レーンのトランシーバー非対応のクリティカル警告

環境

    インテル® Quartus® II サブスクリプション・エディション
    Interlaken
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

Interlaken MegaCore ファンクション 12 または 20 レーンをコンパイルする場合 トランシーバーを除くバリエーション、次の警告メッセージ 表示：

Critical Warning: (High) Rule C105: Clock signal should be a global signal. Found <num> node(s) related to this rule.

警告メッセージには rx_lane_clk 、L >信号<<n>のリスト _export[ が含 ] まれています。 アウトオブバンドのフロー制御ブロックが含まれている場合、一部のクロック ブロックからの信号。

解決方法

この問題を回避する方法はありません。しかし、この問題にはデザインがありません 影響。この警告メッセージは無視してもかまいません。

この問題は、将来の Interlaken で修正される予定です。 MegaCore ファンクション

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。