記事 ID: 000077338 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/10/17

spl.c:239:8: エラー: 「CONFIG_SPL_SDRAM_ECC_PADDING」 未宣言 (この機能で初めて使用)

環境

  • インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
  • インテル® SoC FPGA エンベデッド・開発スイート・スタンダード・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® SoC FPGAエンベデッド開発スイート (SoC EDS) の問題により、CONFIG_SPL_FPGA_LOAD マクロがソフトウェア/ spl_bsp/uboot-socfpga/include/configs/socfpga_common.h で定義され、SDRAM ECC が有効になっている場合、Cyclone® V および Arria® V のプリローダーはコンパイルできません。

    解決方法

    このエラーを回避するには、以下の#if/#endifマクロで「memset」機能を無効にする必要があります。

    software/spl_bsp/uboot-socfpga/arch/arm/cpu/armv7/socfpga/spl.c(245)

    /* SDRAM*/ でデータとしてメモリーパディングを行います

    #if (CONFIG_HPS_SDR_CTRLCFG_CTRLCFG_ECCEN == 1)

    ファイルサイズ = file_fat_read (CONFIG_SPL_FPGA_FAT_NAME、NULL、0);

    if (ファイルサイズ!= -1) {

    memset((符号なし char *)((temp_sdram ファイルサイズ)

    &~ (CONFIG_SPL_SDRAM_ECC_PADDING - 1))

    0、CONFIG_SPL_SDRAM_ECC_PADDING);

    }

    #endif

    関連製品

    本記事の適用対象: 5 製品

    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Cyclone® V SX SoC FPGA
    Arria® V SX SoC FPGA
    Cyclone® V SE SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。