記事 ID: 000077328 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

トランシーバー・タイル内のすべてのチャネルが使用されていない場合、インテル® Stratix®10 L または H タイル・デザインでは、未使用のトランシーバー・チャネルのグローバル割り当てまたはピンごとの割り当てが機能しないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    インテル® Stratix®10 L タイルまたは H タイル・デザインでは、未使用チャネル QSF を維持して有効にするために、トランシーバー・タイル内の少なくとも 1 つのチャネルをデザインでインスタンス化する必要があります。タイルでスタイリング・チャネルを作成し、グローバルまたはピン割り当てを適用することができます。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。