記事 ID: 000077293 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

UniPHY を使用した DDR2 および DDR3 SDRAM コントローラーおよび ALTMEMPHY IP 搭載 DDR3 SDRAM コントローラーの Denali によるシミュレーションで DDR3 ODT が失敗する

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    バージョン 11.0 以降で作成されたメモリー・インターフェイスの場合 高性能 コントローラー II (HPC II)、DDR3 ODT エラーはシミュレーションで発生する可能性があります Denali と共に。

    解決方法

    この問題には 2 つの回避策があります:オプション 1: 次を開 alt_mem_ddrx_controller_st_top.v file きます。 を引き出すために使用される式に 1 (clk) を追加 localparams CFG_EXTRA_CTL_CLK_RD_TO_WR_DIFF_CHIP します CFG_EXTRA_CTL_CLK_WR_TO_RD_DIFF_CHIP 。オプション 2: 生成されたファイルを開 _alt_mem_ddrx_controller_top.v き、 値を localparam CFG_READ_ODT_CHIP ‘h0 .

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。