クリティカルな問題
Quartus® II ソフトウェア・バージョン 12.1 のStratix® V デバイスを対象とするデザインでは、Time Columbus タイミング・アナライザーによって報告されるタイミング遅延に関して既知の問題があります。インテル® Quartus® II ソフトウェア・バージョン 12.1 では、5SGXA5、5SGXA7、5SGTC5、5SGTC7 タイミングモデルのみが最終モデルに指定されましたが、すべてのStratix V デバイスに影響があります。
インテル® Quartus® II 開発ソフトウェアのそれ以降のバージョンにおけるその他のタイミングモデルの変更に関する最新情報については、以下の関連ソリューションのセクションを参照してください。
M20K ブロックで広いデータ幅を報告し、Stratix V デバイスでレジスタード出力を報告する TCO は、
Time Agile™ タイミング・アナライザーによって報告される TCO 値は、16 ビット以上の幅でレジスタード出力を持つStratix V M20K ブロックに対して勁見的な値となる場合があります。Timeビティーク・タイミング・アナライザーによって報告される出力レジスタービット 16 ~ 39 の TCO 値は、最大 500ps で示すことができます。ビット 0 ~ 15 の TCO 値は正しく報告されます。
同じタイミング値を避けるため、16 ビット幅を超える RAM の実装は避けてください。16 ビット以上の RAM ブロックを使用する必要がある場合は、シンプル・デュアルポート・モードまたは ROM モードを使用しないでください。
Stratix V デバイスにおける地域クロックから地域クロック 73 ~ 91 の地域クロックからスパインクロックまでのタイミング遅延が正しくありません
Stratix V デバイスをターゲットとするデザインでは、地域クロック 73-91 (デバイスの右中央および左中央) からスパインクロックまでのタイミング遅延が誤ってゼロと報告されます。スピードグレード 3 デバイスの 85°Cでの実際の遅延は約 1 ns です。
地域クロックは Time2 タイミング・アナライザーに次のように表示されます。 QUADRANT_CLOCK ルーティング・エレメントと地域クロック番号は、次の番号の数字で識別されます。 CLKCTRL_R クロック制御の位置文字列 (STRATIXV_CLKBUF) ノード。スパインクロックは次のように表示されます。 SPINE_CLOCK ルーティング・エレメント。
この問題を回避するには、デバイスの右中央および左中央に地域クロック 73-91 を使用しないでください。
Stratix V DSP 入力ポートからのタイミング・パスが解析されない場合があります。
Stratix V デバイスを対象とするデザインでは、DSP 出力が登録されているが、 RESULTA ポートが切断されている (フィルター間で一般的)、DSP 入力ポートから DSP 出力レジスターへのパスは、タイミング分析されません。
Stratix 非 DPA モードでの LVDS-to-Core 転送の V ホールドタイミングが不正です
Quartus® II ソフトウェア・バージョン 12.1 でタイミング・モデルが正しくない場合、非 DPA モードの LVDS とコア・レジスターの間でホールドタイム・マージンが低いデザインのハードウェア・エラーが生じる可能性があります。インテル® Quartus® II ソフトウェア・バージョン 12.1 SP1 で、Stratix V タイミング・モデルが変更され、LVDS レシーバーの出力からコアのレジスターへの転送の保留時間要件が更新されました。
Stratix V ペリフェラル・クロック (PCLK) のタイミングが正しくありません
インテル® Quartus® II ソフトウェア・バージョン 12.1 でタイミングモデルが正しくない場合、PCLK 信号でクロックを受けたレジスターで展開または終了するパス上でタイミングマージンが低いデザインのハードウェア・エラーが生じる可能性があります。この問題は、PCLK グローバルリソースを使用するStratix V デザインに影響します。
インテル® Quartus® II ソフトウェア・バージョン 12.1 でコンパイルされたデザインが、以下の問題の影響を受けているかどうかを確認するには:
- 設計データベースをバックアップします。
- インテル® Quartus® II ソフトウェア・バージョン 12.1 でデザインを開き、データベースをエクスポートします。[プロジェクト] メニューで [データベースのエクスポート] をクリックします。プロンプトが表示されたら、推奨されている export_db ディレクトリーにデータベースをエクスポートします。
- インテル® Quartus® II ソフトウェア・バージョン 12.1 SP1 以降を起動します。
- プロジェクトを開きます。以前のバージョンのデータベースに上書きするかどうかを確認するメッセージが表示されたら、[ はい] をクリックして 、export_db・ ディレクトリーからデータベースをインポートします。
- デザインで Timeのタイミング・アナライザーを実行します。
タイミング違反が生じる場合は、Quartus® II ソフトウェア・バージョン 12.1 SP1 以降でフィッターを実行して、デザインのタイミングを閉じます。