記事 ID: 000077174 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/29

UniPHY ベースの DDR3 コントローラーは、複数のチップ選択インターフェイスの refresh コマンドをどのように表明しますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

UniPHY ベースのメモリー・コントローラーは、同じクロックサイクルでマルチチップ・メモリー・デバイスまたは DIMM のすべてのチップにリフレッシュ・コマンドを発行しません。

例えば、4 つのチップ・セレクト・ケースの場合、1 つのクロックサイクルで CS0 と CS2 に対するリフレッシュをアサートし、次のサイクルで CS1 と CS3 を実行します。

同じクロックサイクル内のすべてのチップセレクト信号は、メモリーベンダーの裁量により使用するために予約されています。

解決方法

 

関連製品

本記事の適用対象: 1 製品

Stratix® V GX FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。