記事 ID: 000077104 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/11/11

DDR3 UniPHY コントローラーで tRCD が予想以上に大きいのはなぜですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
    UniPHY インテル® FPGA IP 搭載 DDR3 SDRAM コントローラー
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

メモリー・クロック・レートの 4 分の 1 (1 ctl_clk = 4 mem_ck) で実行されているコントローラー・クロックによってトランザクションが生成されると、DDR3 UniPHY クオーター・レート・メモリー・コントローラーで予想よりも大きな tRCD 遅延が発生することがあります。

解決方法

コントローラーには、コントローラー・クロックごとに 2 つのコマンド、ACTIVATE や PRECHARGE などの 1 行のコマンド、および WRITE や READ などの 1 列のコマンドを発行する機能があります。tRCDが11の場合、11 mem_ckまたは2.75(11/4)ctl_clkを指します。

この値は、3 ctl_clkまたは 12 mem_ckに切り上げられます。さらに、各コントローラクロックは、コントローラクロックごとに発生する各mem_ckサイクルのフェーズである4つのフェーズに分割できます。コントローラーは、各コントローラーのクロック・サイクルのフェーズ 1 で行コマンドを送信し、フェーズ 3 で列コマンドを送信するように設計されています。これにより、tRCDにさらに2 mem_ckの遅延が追加されます。この例では、tRCD の最終遅延は 12 2 または 14 mem_ckです。

関連製品

本記事の適用対象: 15 製品

Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V SE SoC FPGA
Cyclone® V E FPGA
Stratix® V E FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。