記事 ID: 000077084 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Stratix V、Arria V、Cyclone V デバイスの差動オンチップ終端 (OCT) IBIS モデルでの LVDS 入力に問題がありますか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    はい。Quartus® II ソフトウェアを使用して、Stratix® V、Arria® V、Cyclone® V デバイス用の予備 IBIS モデルを生成する場合、差動 OCT が有効になっている差動入力モデルは正常に動作しません。これには、LVDS、ミニ LVDS、RSDS などのすべての差動 I/O 規格が含まれます。

    受信した LVDS 信号には DC シフトがあり、正と負の信号の交差ポイントに影響が出てモデルが使用できなくなります。

    解決方法

    抵抗とレシーバー・ピンの間に伝送ラインを使用せずに、差動レシーバーの入力ピンに 100 個の抵抗を直接配置することができます。 これにより、差動 OCT の機能を綿密に再現します。

    この問題は、インテル® Quartus® II ソフトウェアの今後のリリースで利用可能となるデバイス IBIS モデルの最終バージョンで修正される予定です。

    関連製品

    本記事の適用対象: 15 製品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。