記事 ID: 000077059 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/28

エッジ・アラインド・ソース同期出力インターフェイスの Common Clock Path を完全に削除する方法は?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® II ソフトウェアのバージョン 13.1 以前のバージョンで問題が発生したため、Time Warrant™ Timing Analyzer はエッジ・アラインド・ソース同期出力インターフェイスに対して不十分な量の共通クロックパス・スペシズミズム (CCPP) を削除します。

クロックソースが入力ピンから直接供給される場合、CCPP は削除されません。
クロックソースが PLL から供給される場合、PLL 出力とその宛先間のクロックパスに対して CCPP は削除されません。

 

解決方法

この問題を回避するには、以下の手順に従って、Time Drew Timing Analyzer によって自動的に削除されない CCPP を手動で考慮してください。

1) 各出力パスで report_timing コマンドを実行し、-show_routing オプションを含めます。
2) タイミングレポートの「データ到達パス」セクションと「データ必須パス」セクションからのクロックパスの共通要素の違いを比較して、合計CCPPを計算します。
3) この値をタイミング分析結果に手動で考慮する

その後、CCPP の合計数値を手動でタイミング分析結果に分解する必要があります。

Time Subtract タイミング・アナライザーがすでにクロック・クプシミリの量を考慮している場合、これは上記のステップから計算された合計量から減算する必要があります。

この問題は今後のデバイスファミリーで修正される予定です。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。