記事 ID: 000077023 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

JESD204C でサポートされている制御ビット (CS) の範囲インテル® FPGA IP正しいですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • JESD
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション 19.4 以前のバージョンで既知の問題のため、JESD204C インテル® FPGA IPの制御ビット (CS) の範囲は 0 ~ 31 です。ただし、サポートされている範囲は 0 ~ 3 です。

    解決方法

    JESD204C インテル® FPGA IPを使用する場合は、0 ~ 3 範囲内の制御ビット (CS) を選択します。この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 20.1 以降修正されています。

    関連製品

    本記事の適用対象: 4 製品

    インテル® Agilex™ 7 FPGA & SoC FPGA F シリーズ
    インテル® Agilex™ FPGA & SoC FPGA
    インテル® Stratix® 10 MX FPGA
    インテル® Stratix® 10 TX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。