記事 ID: 000076744 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/03/16

コンフィグレーション中にインテル® Stratix®10 3V I/O で既知の問題がありますか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    はい。インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 17.1 以前の問題により、インテル® Stratix® 10 FPGAsの 3V I/O は、コンパイルされたデザインでピンが出力として割り当てられている場合、コンフィグレーション中に強力な HIGH をドライブする可能性があります。

    この動作は、3V I/O が入力または双方向 I/O として割り当てられている場合には表示されません。

    これらの 3V I/O は、I/O バンク 6A、6B、6C、7A、7B、7C に配置され、インテル Stratix 10 デバイスのさまざまな集積度とパッケージタイプで利用できます。

    解決方法

    この問題は、インテル Quartus Prime 開発ソフトウェア・プロ・エディションの今後のリリースで修正される予定です。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。