SOPC Builder で ALTPLL を使用してこれらのクロックを生成する際に、シミュレーションで SOPC Builder クロックが未定義になっているのはなぜですか?

これは Quartus® II ソフトウェア・バージョン 10.x の既知の問題であり、このメガファンクションで「フェーズ / 周波数検出器を選択的に有効にするために「pfdena」入力を作成した」が有効になっていない場合の ALTPLL メガファンクションの「pfdena」の定義に関連しています。

この問題を回避するには、SOPC Builder システム内の ALTPLL ファンクションでこのオプションを有効にします。 これは次の方法で実行できます。

1. SOPC Builder システムを開く
2. ALTPLL ブロックを選択し、[編集] を選択します。
3. ALTPLL ブロックで 2 ページ (入力 / ロック) にアクセスして、「Pfdena 入力を作成してフェーズ / 周波数検出器を選択的に有効にする」を有効にします。
4. ALTPLL ブロックで [完了]、[完了] をクリックします。
5. SOPC Builder システムを再生成します。
6. SOPC Builder から [シミュレーションを実行] を選択します 。SOPC Builder が確実に実行されていることを確認します。 ツール > オプション... HDL シミュレーター・オプションのパスが正しく設定されています。

この問題は今後のインテル® Quartus® II ソフトウェアで修正される予定です。