記事 ID: 000076679 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/05/05

デバッグ・ツールキットが有効になっている場合、シミュレーション中にインテル® P タイル Avalon® メモリーマップド IP for PCI Express* デザイン例エラーが発生するのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • Avalon-MM インテル® Stratix® 10 PCI Express* のハード IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 20.1 以前の問題により、デバッグ・ツールキット機能を有効にした PCI Express* デザイン例のインテル® P タイル・Avalon®・メモリー・マップド・ハード IP は、シミュレーション中にエラーを報告します。

    エラー-[CFCILFBI] は liblist ./. でセルを見つけられません。/..//../../../pcie_ed/sim//./../ip/pcie_ed/pcie_ed_dut/sim//./intel_pcie_ptile_ast_200/sim/ptile_debug_toolkit/ptile_debug_toolkit.sv, 285

    解決方法

    この問題を回避するには、シミュレーション環境の生成時にデバッグ・ツールキット機能を無効にします。

    PCI Express* 向け P タイル Avalon® メモリーマップド IP のインテル® FPGAは、この制限の詳細に更新される予定です。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 DX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。