クリティカルな問題
インテル® Quartus® Prime Pro ソフトウェア・バージョン 19.3 に問題があるため、低レイテンシー 10G MAC インテル® FPGA IP生成されたデザイン例では、上記の問題が発生する可能性があります。これは、シミュレーションモデルが有効なデータの代わりに「X」(未定義)を出力するため、ブロックロック信号がディザス状態になり、シミュレーションが停止するためです。
この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションバージョン 19.4 以降修正されています。