記事 ID: 000076591 コンテンツタイプ: トラブルシューティング 最終改訂日: 2017/03/27

40G/100G イーサネット・インテル® FPGA IPはすべての構成で 100% の帯域幅を実現できますか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • イーサネット
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    いいえ、プリアンブル・パススルーまたは TX CRC パススルー・オプションが有効になっている場合、40G/100G イーサネット・インテル® FPGA IPの TX は、一部のパケットサイズで 100% の帯域幅を達成できません。RX は、オプションに関係なく 100% の帯域幅に達することができます。

    解決方法

    プリアンブル・パススルー・オプションと TX CRC パススルー・オプションの両方を無効にします。

    もう 1 つの回避方法は、低レイテンシー 40G/100G イーサネット・インテル® FPGA IPに移行することです。

    関連製品

    本記事の適用対象: 6 製品

    Stratix® IV GX FPGA
    Stratix® IV GT FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA
    Arria® V GZ FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。