記事 ID: 000076547 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

シリアル・フラッシュ・ローダー・インテル® FPGA IPと ASMI Parallel II インテル FPGA IP使用時に「エラー (176286): デザインに 2 つの SPI ブロックが見つかりました」というエラーが表示されるのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション

    • Windows, Linux*

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    このエラーは、シリアル・フラッシュ・ローダー IP と ASMI Parallel II IP が同じデザインで一緒に使用されている場合に表示される場合があります。 シリアル・フラッシュ・ローダー IP と ASMI Parallel II IP コアの両方に ASMI インターフェイス・アクセスが必要です。したがって、両方の IP を同じデザインにすることで、両方の IP が同時に ASMI ブロックにアクセスできないため、コンパイル中に競合が発生します。

    解決方法

    この問題を回避するには、以下の手順に従ってください。

    1. シリアル・フラッシュ・ローダー IP パラメーターの [デザインで ASMI インターフェイスを共有する] チェックボックスをオンにします。
    2. ASMI Parallel II IP パラメーターの [専用アクティブ・シリアル・インターフェイスを無効にする] チェックボックスをオンにします。
    3. ASMI Parallel II IP からの ASMI 信号をルーティングし、シリアル・フラッシュ・ローダー IP ASMI 入力 / 出力ポートに接続します。

    そのため、両方の IP はシリアル・フラッシュ・ローダー IP 内で単一の ASMI ブロックを共有できる必要があります。

    関連製品

    本記事の適用対象: 6 製品

    Arria® V FPGA & SoC FPGA
    インテル® Cyclone® 10 FPGA
    Cyclone® IV FPGA
    Cyclone® V FPGA & SoC FPGA
    Stratix® IV FPGA
    Stratix® V FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。